प्लेटफॉर्म एसिक के लिए SERDES स्लाइस

LSI लॉजिक ने अपने RapidChip संरचित एश परिवार के नए डिज़ाइन विकल्पों को उच्च गति वाले धारावाहिक अनुप्रयोगों के लिए जोड़ा है।

उपलब्ध 48 SERDES (क्रमिक / deserialiser) तत्वों तक, फर्म के हाल ही में पेश किए गए मैट्रिक्स मैट्रिक्स आंतरिक मेमोरी आर्किटेक्चर के आधार पर, पांच मिलियन गेट और RAM के 3.7Mbits तक हैं। उच्च बैंडविड्थ मेमोरी इंटरफेस जैसे DDR2 और QDR के लिए भी समर्थन है।

Xtreme2 परिवार कहा जाता है, यह GigaBlaze और हाइड्रा नामों के तहत विभिन्न SERDES संयोजन प्रदान करता है। 4.25Gbit / s तक की डेटा दरों के साथ, समर्थित मानक शामिल हैं, लेकिन गिगाबिट ईथरनेट, 10 गीगाबिट ईथरनेट (XAUI), PCI एक्सप्रेस (ASI सहित), फाइबर चैनल, InfiniBand, CX4, सीरियल रैपिड IO, SGMII, तक सीमित नहीं हैं SPI4.2, SPI5, SAS, SATA, और हाइपरट्रांसपोर्ट मानक।

MatrixRAM आर्किटेक्चर में मेमोरी एरे शामिल होते हैं जिन्हें अलग-अलग चौड़ाई और गहराई में कॉन्फ़िगर की गई बड़ी यादों को बनाने के लिए व्यक्तिगत रूप से या संयुक्त रूप से उपयोग किया जा सकता है।

समर्थित मेमोरी मानकों में DDR2 शामिल है, जो एंटरप्राइज़ कंप्यूटिंग में प्रमुख मेमोरी तकनीक के रूप में उभर रहा है; उच्च प्रदर्शन नेटवर्किंग में RLDRAM2 और FCRAM2 आम और भंडारण नेटवर्किंग में QDR सामान्य।

SPI-4.2 जैसी फास्ट LVDS बसों को विन्यास योग्य I / O में लागू किया जा सकता है।

www.lsilogic.com

दूरभाष: 01344 413204